Tehnike kloniranja zmogljivosti za povečanje zasnove računalniških čipov | 2020

Vsebina:

Anonim

Proizvajalci računalniških čipov si prizadevajo oblikovati svoje čipe, da bi zagotovili najboljšo možno zmogljivost. Ampak, da bi našli najučinkovitejše modele, morajo proizvajalci vedeti, kakšno programsko opremo bodo uporabljale njihove stranke.

"Na primer, programi, ki modelirajo zlaganje beljakovin, uporabljajo veliko računalniške moči, vendar zelo malo podatkov - zato proizvajalci vedo, da načrtujejo čipe z veliko centralnimi procesnimi enotami (CPU), vendar bistveno manj pomnilnika pomnilnika, kot bi ga našli na drugih čipih. "pravi Yan Solihin, izredni profesor računalniškega inženiringa v zvezni državi NC, in avtor dveh člankov, ki opisujejo nove tehnike.

Vendar pa veliko velikih kupcev - od večjih korporacij do podjetij na Wall Streetu - ne želi deliti svojega kodeksa s tujci. In zaradi tega je za proizvajalce čipov težko razviti najboljše možne modele čipov.

Eden od načinov za reševanje tega problema je kloniranje uspešnosti. Koncept kloniranja zmogljivosti je, da bi proizvajalec čipov dal profilerju programsko opremo odjemalcu. Stranka bi uporabila profiler za oceno lastniške programske opreme, profiler pa bi nato izdelal statistično poročilo o učinkovitosti lastniške programske opreme. To poročilo bi lahko dali proizvajalcu čipov brez ogrožanja podatkov ali kode stranke.

Poročilo o profilerju bi bilo nato vključeno v programsko opremo generatorja, ki lahko razvije sintetični program, ki posnema lastnosti delovanja programske opreme stranke. Ta sintetični program bi potem služil kot osnova za oblikovanje čipov, ki bodo bolje ustrezali potrebam naročnika.

Prejšnje delo na univerzi v Gentu in na Univerzi v Teksasu v Austinu je uporabilo kloniranje uspešnosti za obravnavo vprašanj, povezanih z načrtovanjem procesorja, vendar se te pobude niso osredotočile na spominske sisteme, ki so pomemben element celotnega oblikovanja čipov.

Raziskovalci so zdaj razvili programsko opremo z uporabo dveh novih tehnik, ki pomagajo optimizirati pomnilniške sisteme.

Prva tehnika, imenovana MEMST (Memory EMulation z uporabo Stochastic Traces), ocenjuje pomnilnik v sintetičnem programu tako, da se osredotoča na količino pomnilnika, ki ga program uporablja, lokacijo pridobljenih podatkov in vzorec pridobivanja.

Na primer, MEMST preučuje, kako pogosto program v kratkem času pridobiva podatke z iste lokacije in kako verjetno je, da program pridobi podatke iz lokacije, ki je blizu drugih podatkov, ki so bili nedavno pridobljeni. Obe spremenljivki vplivata na to, kako hitro lahko program pridobi podatke.

Druga tehnika, imenovana MeToo, se osredotoča na časovno obnašanje v pomnilniku - kako pogosto program pridobi podatke in ali ima program obdobja, v katerih v kratkem času naredi veliko zahtev po pomnilniku. Obnašanje časovnega pomnilnika v pomnilniku lahko pomembno vpliva na načrtovanje pomnilnika sistema.

Na primer, če pomislimo na pomnilniške zahteve kot avtomobile, ne želite imeti zastojev v prometu - zato boste morda želeli biti prepričani, da je dovolj prometa za promet. Te prometne steze so enake spominski pasovni širini; čim širša je pasovna širina, več je poti.

"Tako MEMST kot MeToo sta uporabna za oblikovalce čipov, zlasti za oblikovalce, ki delajo na pomnilniških komponentah, kot so DRAM, krmilniki pomnilnikov in avtobusi pomnilnikov," pravi Solihin.

Nove tehnike razširijo dosedanje delo, ki ga je opravilo podjetje Solihin, ki je uporabljalo kloniranje performansov za pregled predpomnilnika.

»Naslednji korak je, da naredimo MEMST in MeToo ter naše delo v predpomnilniku in razvijemo integriran program, ki ga lahko komercializiramo,« pravi Solihin, avtor prihajajočih Fundamentals of Parallel Multicore Architecture, ki obravnava oblikovanje hierarhije spomina.

Članek o MEMST-u, "MEMST: kloniranje spominskega vedenja z uporabo stohastičnih sledi", bo predstavljen na mednarodnem simpoziju o sistemih spomina, ki bo potekal od 5. do 8. oktobra v Washingtonu, DC. Advanced Micro Devices, nekdanji dr. študent.

Članek o MeToo, "MeToo: Stohastično modeliranje časovnega obnašanja v prometu spomina", bo predstavljen na mednarodni konferenci o paralelni arhitekturi in kompilaciji, ki bo potekala od 18. do 21. oktobra v San Franciscu, Kalifornija. Wang, dr. študent v državi NC. Soavtorja sta Balakrishnan in Solihin. Delo je podprla Nacionalna znanstvena fundacija pod štipendijo CNS-0834664.